[拼音]：jingtiguan-jingtiguan luoji dianlu

[外文]：transistor-transistor logic

集成電路輸入級(jí)和輸出級(jí)全采用晶體管組成的單元門電路，簡(jiǎn)稱TTL電路。它是從二極管-晶體管邏輯電路(DTL)發(fā)展而來(lái)的。將DTL電路輸入端的“與”門二極管組和電平位移二極管之一，改為多發(fā)射極晶體管，多發(fā)射極實(shí)現(xiàn)輸入級(jí)“與”邏輯，輸出級(jí)晶體管實(shí)現(xiàn)“非”邏輯，即成為TTL基本邏輯門電路的結(jié)構(gòu)（圖1）。

TTL電路于1962年研制成功，它的“與非”門的結(jié)構(gòu)和元件參數(shù)已經(jīng)歷三次大的改進(jìn)。通常，以電路的速度和功耗的乘積作為優(yōu)值來(lái)衡量邏輯集成電路的性能和水平。因此，改進(jìn)TTL邏輯電路“與非”門是從速度和功耗兩個(gè)方面入手的。

第一代TTL邏輯電路“與非”門

它的線路結(jié)構(gòu)(圖2)有輸入級(jí)、分相級(jí)和輸出級(jí)。輸入級(jí)采用多發(fā)射極晶體管，輸出級(jí)采用簡(jiǎn)單的推拉輸出（包括上推拉管T₄、下推拉管T₅和一個(gè)二極管）。雙極型集成電路從 DTL電路演變到 TTL電路的第一代“與非”門，僅改進(jìn)了上述兩點(diǎn)就使開關(guān)速度比DTL邏輯電路高5～10倍，同時(shí)也減小了電路功耗。這些改進(jìn)大大促進(jìn)了雙極型集成電路的發(fā)展。對(duì)于第一代“與非”門，只要改變?cè)?shù)就能保持線路結(jié)構(gòu)不變而得到不同等級(jí)的速度功耗乘積的門電路系列產(chǎn)品。

TTL電路輸入端采用多發(fā)射極晶體管，不再象DTL電路輸入端二極管組與電平位移二極管那樣彼此孤立。多發(fā)射極晶體管具有較大的正向電流放大系數(shù)和較小的反向電流放大系數(shù)。電路處于轉(zhuǎn)換過(guò)程中，當(dāng)輸入端為低電平時(shí)，較大的正向電流放大系數(shù)能抽出較大的電流，使原來(lái)存儲(chǔ)的多余載流子很快消失；當(dāng)輸入端是高電平時(shí)，較小的反向電流放大系數(shù)，使多發(fā)射極晶體管的反向漏電流最小，不致影響前一級(jí)高電平輸出。采用多發(fā)射極晶體管時(shí)，在多發(fā)射極之間須避免出現(xiàn)交叉漏電流。

電路輸出級(jí)采用推拉輸出，有助于減小電路功耗和提高開關(guān)速度。輸出上推拉管 T₄和二極管D代替原輸出管T₅負(fù)載電阻，構(gòu)成一個(gè)能自動(dòng)調(diào)節(jié)阻值的負(fù)載，使電路只在轉(zhuǎn)換過(guò)程的瞬間輸出級(jí)才有功耗。

第二代 TTL電路“與非”門

輸出級(jí)上推拉管改用射極跟隨器形式(圖3)。如果射極跟隨器的T₃管集電極并接T₄管集電極，可改變?yōu)榈诙倪M(jìn)型形式，即輸出級(jí)上推拉管采用達(dá)林頓對(duì)管（T₃、T₄）連接。達(dá)林頓對(duì)管連接減小了連線距離。對(duì)管可看成為一個(gè)晶體管，其電流放大系數(shù)是兩個(gè)晶體管放大系數(shù)的乘積。對(duì)管的輸入阻抗是對(duì)管中前一晶體管的電流放大系數(shù)β₁與后一晶體管的輸入阻抗的乘積。

第三代 TTL電路“與非”門

采用肖特基勢(shì)壘二極管使線路抗飽和，電路開關(guān)速度提高到超高速范圍，每級(jí)門的信號(hào)傳遞延遲時(shí)間約在3～5納秒。改進(jìn)之二是在輸出管T₅的基極回路增加了晶體管分流器 (圖4)，分流器是把線路上原來(lái)的無(wú)源元件電阻，改為有源元件晶體管T₆和電阻R₃、R₆。這種結(jié)構(gòu)有時(shí)也稱為有源拉開網(wǎng)絡(luò)。晶體管分流器參數(shù)的選擇依電阻R₃、R₆的不同比值而定，分為飽和型、非飽和型和淺飽和型三種型式。

飽和型晶體管分流器要求R₃＜R₆(如R₃=0.5R₆)，T₆管即能進(jìn)入飽和區(qū)。因?yàn)楫?dāng)“與非”門T₅管截止時(shí)，晶體管分流器可為T₅管提供一個(gè)低阻的抽出電流的分流回路，有利于T₅管截止，提高開關(guān)速度。

非飽和型晶體管分流器是指R₆=0。這時(shí)，T₆管工作在線性區(qū)域，不論T₅管在通導(dǎo)過(guò)程中還是轉(zhuǎn)向截止，這種分流器對(duì)提高電路開關(guān)速度的能力都是有限的。

淺飽和型晶體管分流器要求R₃＞R₆(在一般情況下，取R₆＝0.5R₃)，使電路處于飽和邊緣，從而獲得高速開關(guān)能力。因此，在高速開關(guān)電路中，一般采用淺飽和型晶體管分流器。

在早期探索提高 TTL邏輯電路“與非”門開關(guān)速度的過(guò)程中，只是采取兩方面的措施：

（1）降低電路中的阻值，因?yàn)榻档妥柚悼稍黾域?qū)動(dòng)電流。縮小電路所占的芯片面積，寄生電容也因之減小；

（2）輸出級(jí)上推拉管和二極管改為射極跟隨器連接法，使TTL“與非”門邏輯電路開關(guān)速度成倍提高。但是在進(jìn)一步探索提高電路速度時(shí)，發(fā)現(xiàn)晶體管多余載流子的存儲(chǔ)效應(yīng)是一個(gè)重要障礙。這些多余載流子的產(chǎn)生，是由于過(guò)驅(qū)動(dòng)電流導(dǎo)致晶體管進(jìn)入飽和狀態(tài)，多余的載流子又來(lái)不及復(fù)合消失，勢(shì)必存儲(chǔ)在晶體管區(qū)內(nèi)。為了進(jìn)一步提高開關(guān)速度，只有設(shè)法使晶體管處于臨界飽和狀態(tài)，避免對(duì)晶體管過(guò)驅(qū)動(dòng)才有可能消除和避免多余載流子的存儲(chǔ)效應(yīng)。因此，60年代末至70年代初期，開始在TTL集成電路中采用肖特基勢(shì)壘二極管，將其并接在電路晶體管的基極和集電極上，終于把電路存儲(chǔ)時(shí)間大大縮短。TTL電路“與非”門開關(guān)速度進(jìn)入超高速范圍，使帶有肖特基勢(shì)壘二極管的晶體管的開關(guān)時(shí)間可縮短到1納秒左右。

TTL電路按用途區(qū)分，還包括一些特殊用途的電路，如普通常用的基本門、功率門或驅(qū)動(dòng)器、集電極開路門、抗輻照基本門和三態(tài)輸出基本門。

參考書目

1. 汪希時(shí)編著：《晶體管－晶體管邏輯集成電路與數(shù)字技術(shù)》，科學(xué)出版社，北京，1982。

建筑資質(zhì)代辦咨詢熱線：13198516101

標(biāo)簽：晶體管-晶體管邏輯電路

版權(quán)聲明：本文采用知識(shí)共享 署名4.0國(guó)際許可協(xié)議 [BY-NC-SA] 進(jìn)行授權(quán)

文章名稱：《晶體管-晶體管邏輯電路》

文章鏈接：http://m.fjemb.com/13906.html

該作品系作者結(jié)合建筑標(biāo)準(zhǔn)規(guī)范、政府官網(wǎng)及互聯(lián)網(wǎng)相關(guān)知識(shí)整合。如若侵權(quán)請(qǐng)通過(guò)投訴通道提交信息，我們將按照規(guī)定及時(shí)處理。